

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 76098

@Int_Cl_1

識別記号

庁内整理番号

43公開 昭和62年(1987) 4月8日

G 11 C 17/00

309

6549-5B

審査請求 未請求 発明の数 1 (全8頁)

図発明の名称

センスアンプ回路

願 昭60-217111 20特

裕次

願 昭60(1985)9月30日 223出

宗 郊発 明 者

川崎市幸区小向東芝町 1 株式会社東芝総合研究所内

株式会社東芝 ⑪出 願 人

川崎市幸区堀川町72番地

79代 理 人 弁理士 三好 保男

外1名

1. 発明の名称

センスアンプ回路

- 2. 特許請求の範囲
 - (1) メモリセルから読出される情報を検出する 第1の増帰国路と、

初数個並設されたダミーメモリセルと、

族ダミーメモリセルの少なくとも何れかに 電気的に所要信号を関込む弱込手段と、

所要の前記ダミーメモリセルから続出され た信号を増幅する第2の増幅回路を備え、該 第2の増幅回路から基準電位信号を出力する 基準電位発生回路と、

該基準電位発生回路で発生する基準電位と 前記第1の増幅回路の出力電位とを比較して、 その差電圧に対応したセンスアンプ出力をす る比較回路とを有することを特徴とするセン スアンプ回路。

(2) 前記第1の増幅回路の制御用基準電位とし て、前記基準電位発生回路で発生する基準電 位を用いたことを特徴とする特許請求の範囲 第1項記載のセンスアンプ回路。

3. 発明の詳細な説明

[発明の技術分野]

この発明は、例えば電気的に書込可能な不揮発 性メモリ (ERROM, E² PROM) 等に使用 されるセンスアンプ回路に関する。

[発明の技術的背景とその問題点]

センスアンプ回路は、メモリからの低レベル信 **房を検出して、これを増幅し、信号を全システム** の電圧レベルまで増大させるのに使用される。

第4図は、このような従来のセンスアンプ回路 の一例を示している。

同図中プロックAは、ERROM(消去可能R OM)からなる本体メモリ、およびこの本体メモ リから読出された情報を検出する第1の増幅回路 AMP1で構成されている。本体メモリは、スタ ックド・ゲートMOSを用いたメモリセルQC1、 QC2…が行・列に複数個配列されている。BL 1~BLNはピット線、WL1、WL2… はワー

ド級、QN3(なお符号QN・はNチャンネルMOSを意味し、後出するQP・はPチャンネルMOSを意味する)はパストランジスタである。QW1はスイッチトランジスタで、相込み時にDin信号線に駆動で圧Vppが加えられてオンに転じ、ピット線BL1…に所変電圧Vppを供給するためのものである。

上記3個のMOSトランジスタのうち、QP1のMOSトランジスタは、増幅用MOSトランジスタは、増幅用MOSトランジスタ(負荷抵抗)とし

比較用基準電位発生回路Cの出力電位Vrefは、比較回路Bから出力されるセンスアンプ出力Voutが正常に、即ち"O"セル選択時にはLレベルに出力レベルに、"1"セル選択時にはHレベルに出力されるようにするために、Voin>Vref>
Viinを満足するように設定される必要がある。ここでVoinは、"O"セル選択時の第1の増

て 機能する。またMOSトランジスクQN1、QN2のゲートには、 増幅用のMOSトランジスタQN1が、 "O" セル選択時には5 極管動作をし、"1"セル選択時には、3 極管動作をするように数定回路Cから供給される。このように第1の増幅回路AMP1は、"O" セル選択時には増幅率が大になるように設定されている。

プロック B は比較回路で、第1の増帰回路 A M P 1 の出力電位、即ち選択されたメモリセルからの情報に対応した電位 V i n と、後述の比較用基準電位 発生回路 C からの基準電位 V r e r とを比較し、差動的に動作してその差電圧に対応したセンスアンプ出力 V o u t を出力するためのものである。比較回路 B はカレントミラー形回路で構成されている。

プロック C は、基準電位 V b i a を設定する基準電位設定回路で、3 個の通常のエンハンスメント 形MOSトランジスタ Q B P、 Q B N 1、 Q B N 2 で構成されている。このうち Q B N 1、 Q B

幅回路AMP1の出力電位、V'inは、"1" セル選択時の同出力電位で、V°in>V'in の関係にある。

そしてビット線B L 1 ~ B L N およびワード線W L 1、W L 2 … を選択することにより、選択されたメモリセルが"O"セルである場合のそのメモリセルのドレイン電流I ° セルである場合のそのメモリセルのドレイン電流I ° C e & & を第1の増幅回路 A M P 1で

地 幅 検 出 し、 同 期 幅 回 路 A M P 1 か ら 出 力 さ れ る 出 力 電 位 V で i n ま た は V に i n と、 基 単 電 位 V で で f と の 差 電圧を 化 校 回 路 B で 比 校 し、 " 0 で せ ル 選 択 時 に は M O S ト ラ ン ジ ス タ Q N 4 を ほ ほ み 通 状 態 と さ せ て し レ ベ ル の こ ま た " 1 " セ ル 選 択 時 に は 同 ト ラ ン ジ ス タ Q N 4 を ほ ぼ 非 導 通 状 態 と さ せ て 日 レ ベ ル の セ ン ス ア ン ブ 出 力 V o ロ t を 出 力 さ せる よ う に し て い る 。

しかしながら、このようなセンスアンプ回路にあっては、必要とさる基準電位VbiaおよびVrc「が自己整合的には生成されていないので、電源電圧Vccの変動、製造プロセスのゆらぎによる累子パラメータの変化、およびメモリセル費込条件の変動等に対して動作マージンが小さいという問題点があった。

示した従来の回路においては基準電位VbiaおよびVrefの設定方法として、素子パラメータ、電源電圧Vcc箸に高く依存した回路設計を行なわざるを得ない事が原因となっている。

! 発明の目的]

この発明は、上記事情に基づいてなされたもので電源電圧の変動、製造プロセスのゆらぎによる 条子特性の変化、およびメモリセル書込み条件の 変動等に対して高い動作マージンを持ったセンス。 アンプ回路を提供することを目的とする。

[発明の概要]

この発明は、上記目的を達成するために、比較用の基準電位を発生する基準電位発生の1000円であるととも同れないに、このタグミーメモリセルの少なくとも同れないに、気険数に、所要信号を制込む出込手段を配設し、前記をしての何れなは、100円にこれら複数側のダミーメ・リセルを同時にこれら複数側のダミーメ・リセルを高端によたは所要のものを選択して動作させることを表現していまたは所要のものを選択して動作させることを表現ないまたは所要のものを選択するためには、または所要のものを選択するためには、または所要のものを選択するためには、または所要のものを選択するためには、

め差動増幅回路Bは正常に動作するが、VCC> VCCmaxにおいては凧条件が満定されず、従 って差動増幅回路Bが誤動作してしまう事を示し ている。この鼠動作の原因は(イ)VCC>VC cmaxにおいてはアンバランスを作るための増 幅回路 A M P 3 の負荷トランジスタQ P 3 の素子 サイズが適切でない、(ロ)電源電圧Vccがそ の設計値VCC(設計)からずれると基準電位V biaの的が適切でなくなる、の2点であり、そ のいずれの原因も、基準電位Vbia、Vref の発生手段に問題がある事を示している。第5回 の例においては電源電圧VCCの変動に対するマー ージンについて述べたが、素子パラメータの変化 およびメモリセル再込み不足によっても回接に誤 動作が起こりうる事は明らかであり、例えば、比 校回路 B を本来は V C C = 5 V で動作すべく設計 したにもかかわらず、実デバイスでは製造プロセ スのゆらぎに起因する素子パラメータの変動によ って設計通りのVCC=5Vでは動作しない、と いう邪悪が生するおそれが多い。これは第4図に

により、自己整合的な基準電位発生回路を実現さ せたものである。

[発明の効果]

[発明の実施例]

以下この発明の実施例を図面にはづいて説明す

る。第1図は、この発明の第1実施例示す図である。なお第千図および接述の第3図において前記第4図におけるプロックまたは回路系子等と同っないし均等のものは、前記と同一符号を以って示し重複した説明を省略する。

まず構成を説明すると、この発明においては維 準電位発生回路Eが次のように構成されている。

即ち、基準電位発生回路 E には、 2 個のダミーメモリセル Q D 1 にはパストランジスタ Q N D 2 にはパストランジスタ D 1 には方のダミーメモリセル Q D 1 には方のダミーメモカル B は な 2 のように構 さ れ て 2 の B が ま 2 の B が は 5 の B が は 5 の B が は 5 の B が は 5 の B が な 5 の B が な 5 の B が な 5 の B が な 5 の B が な 5 の B が な 7 の B が な 7 の B が 8 B 0 D 1 に 8 C の B が 7 の 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C の B 0 D 1 に 8 C 0 D 1 C D 1

接続されている。而して第2の増幅回路AMP2の出力電位である基準電位Vrefは、第1の増幅回路AMP1の制御用基準電位としても用いられ、回路構成の簡略化が図られている。

また基準電位発生回路Eを構成する各案子QD1、QD2、QND1、QND2、QND3、およびQPD1は、本体メモリおよび第1の増幅回路AMP1の各案子QC1、QN1、QN2、QN3、およびQP1に対して次のようなサイズ関係に形成されている。

即ちおのおの対応する素子同士、例えばQC1 対QD1あるいはQD2は、それぞれ等しいチャンネルを反を持ち、チャンネル幅においてはQP D1、QND1、QND2はそれぞれQP1、Q N1、QN2のy倍、QND3、QD1はそれぞれQN3、QC1の×倍、QND4、QD2はそれぞれ及D2はそれぞれ及D2はそれぞれ及N3、QC1の(y-x)倍となるように設定されている。ただし上記x、yはy>×を設定されている。ただし上記x、yはy>×を 協足する正の実数である。このようにして控動 明 幅回路Bに対する入力電位Vin 発生例と基準電 D 2 の何れか、または両者が選択される。

パストランジスクQw2は、そのゲートに接続されたコントロール信号線DPGMに高電圧VDDが印加されることによりオンに転じてダミーセル回路1a、1bに所要電圧を供給するもので、このパストランジスタQw2により、ダミーメモリセルQD1、QD2に対する電気的な担込手段が構成される。

2個のダミーセル回路1a、1bの共通出力線は、第2の増幅回路AMP2に接続されている。第2の増幅回路AMP2は、ダミーメモリセルQD1、QD2からの続出し信号を増幅し、この装出し信号に基づいた基準電位信号Vrefを出力するもので、3個のMOSトランシズタQND1、「QND2、およびQPD1により、前記第1の増加の路AMP1と対象的に構成されている。

第2の増幅回路 A M P 2 の出力 端子 2 は、差動 増幅回路 B の基準電位 V r e f 入力 端子に接続されるとともに、第1の増幅回路 A M P 1 における M O S トランジスク Q N 1 、 Q N 2 の パートにも

位Vre f 発生側との間には、 素子サイズの面においても対応性が有せしめられて、 電源電圧の変動等、特性上の変動による動作マージンの低下を防止する対策が調じられている。

第 1 表

			,
	本体セル	タミーセル	本体セル
	選込み	四込み	総出し
Din	aaV	gnd	gnd
DPGM	gnd	Vpp	gnd
Se1	Vpp	gnd	VCC
:	:	:	:
SeN	gnd	gnd	gnā
W L 1	qqV	gnd	Vcc
WL2	gnd	gnd	gnd
:	:	:	:
:	:	:	:
S d 1	gnd	gnd	V c c
S d 2	gnd	qqV	Vcc

次に上記第1天を参照して作用を説明する。第 1表は動作モード別の各コントロール信号線に印加する信号の電位を表わしている。ここで同表中の本体セルはQC1のメモリセルが選ばれて、これに対してお込みと読出しが行なわれるものとし、グミーセルはQD2のものが選ばれてこれに再込みが行なわれるものとする。また同表中、記号gndはアースレベルの電位を表わす。

まず 2 個のダミーメモリセルのうち、第 1 表に示すように Q D 2 が " O " セルに選ばれるものとする。パストランジスタ Q W 2 のコントロール信号線 D P G M と、ダミーメモリセル Q D 2 のコントロール信号線 S d 2 とを、それぞれ 高電位 V P P に選択すると、ダミーメモリセル Q D 2 に 四込 が行なわれて " O " セルとされる。以後 ダミーメ モリセル Q D 2 は " O " セルに、他の グミーメモリセル Q D 1 は " 1 " セルに 保持される。

次いで、例えば予め貫込みが行われて"〇"セルとされている本体メモリセルQC1の情報を読出すものとする。メモリ本体側において、ワード

されたときは、第1の増結回路AMP1は3種管動作をして、第1の増幅回路AMP1からは出力電位V'in(< V°in)が出力される。この出力電位V'inの関係に設定され、この両入り電位V'in、Vrefが比較回路Bで比较されて、当該比較回路BからHレベルのセンスアンプ出力Voutが出力される。

無して、上記のように基準電位発生回路日側に おいて、"〇"セルと"1"セルの調ダミーメモ リセルQD1、QD2を同時に読出し、この組合 わせ読出し傷房に基づいて基準電位Vrefを発 生させることにより、いかなる電源電圧Vccお よび素子パラメークのもとにおいても、第2図に 示すようにV゜in> Vref> Vrinの必要 条件が満たされて、比較何路Bの誤動作が的確に 防止される。

次に第3図には、この発明の第2実施例を示す。 この実施例は、第1増幅回路AMP1の出力トランジスタQP1に、新たにピチャンネル形の2個 線W L 1 およびコンドロール信号線S e 1 をそれでれ V c c 電位に選択すると、メモリセルQ C 1 から I o c e g g のドレイン電流が読出され、これが第1の増幅回路 A M P 1 から出り電位 V ○ i n が出力される。

上記と逆に"1"セルの本体メモリセルが選択

のMOSトランジスクQPVおよびQPV、を育別にしたものを、並列接続して、ダミーメモリセル、例えばQD2に出込みがなされたかどうかを簡便に確認できるようにしたものである。

第2表(次頁)を参照して動作を説明すると、 通常の本体メモリからのメモリ読出し動作時にはMOSトランジスタQPV′のコントロール信号 類DVをHレベルに設定して、両MOSトランジスクQPV、QPV′をオフ状態としておく。このときの回路構成状態は、前記第1図と同一状態となる。

ダミーメモリビル、例えばQD2に書込みがなされているか否かを確認するとさは、コントロール借号線DVをLレベルに設定し、両MOSトランジスクQPV、QPV、をオン状態とする。この結果第1の増幅回路AMP1は、負荷トランジスタ及P1にさらに、MOSトランジスクQPVが負荷トランジスタとして並列接続され、負荷抵抗が減少して増幅度が低下する。

このとき本体メモリは、"1"セルのメモリセ

.ルを選択する。したがって第1の増幅回路 A M P 1 からは V ! i n よ りもさら低電位の V ! i n ′ が出力される。

第 2 表

	ダミーセル	ダミーセル	本体セル
	出込み	用込作品	読出し
Din	gnd	gnd	gnd
DPGM	qqV	gnd	gnd
S c 1	gnd	Vcc	Vcc
:	:	:	:
SeN	gnd.	gnd	gnd
WL1	gnd	Vcc	Vcc
WL2	gnd	gnd	gnd
:	:	:	:
:	:	:	:
S d 1	gnd	Vcc	Vcc
S d 2	Vpp	Vcc	Vcc
ĎV	Vcc	gnd	Vcc

モリ側のセルは、何れのメモリセルでも選択する ことができる。

この実施例によれば、上記のように、ダミーメ モリセルに正しく得込みがなされているか否かを 容易に確認することができる。

なお、上述の第1および第2の実施例において、
グミーメモリセルQD2の上面をアルミニューム
等でカバーすれば、このダミーメモリセルQD2
を uncrasable EPROM(消去不可能なEPROM) セルとすることができる。このようにすれば紫外糠照射による本体メモリセルの情報にするというできる。というにはないないできる。というではないないでは、グミーメモリセルの自動を保持なが、できないでは、グランとは、クロロのみで済み、本体メモリカの情報というによるのののののできる。

4. 図面の簡単な説明

一方、基準電位発生回路 E 側においては、コントロール信号線 S d 1、 S d 2をともに V c c の 高電位に設定して、両 ダミーメモリセル Q D 1、 Q D 2を同時に設出し状態とし、第2の増幅回路 A M P 2 から基準電位 V r e f が出力されるように設定する。この基準電位 V r e f は、ダミーメモリセル Q D 2に正しく需込みがなされていれば、正しい所要の基準電位レベルになっている筈である。

したがってこの基準電位Vrefと、第1の増 脳回路AMP1の前記の出力電位V'in′との 関係は、Vref>V'in′の状態が、間違い なく実現する筈である。このため比較回路Bから Hレベルの出力がされれば、両入力器位は、Vr ef>V'in′の関係となっていて、ダミーメ モリセルOD2には、正しく書込みがなされてい ると所認される。

上記のダミーメモリセルの貫込確認動作は、木体メモリの初期状態、即ちメモリセルQC1、QC2…が全て"1"セルの時に行なえば、木体メ

第1回はこの発明に係るセンスアンプ回路の第1 実施 例を示す回路図、第2回は同上第1 実施 的における比較回路への各入力電位の電源電圧依存性を示す回路図、第4回は従来のセンスアンプ回路を示す回路図、第4回は従来のセンスアンプ回路を示す回路図、第5回は同上従来例における比較回路への各入力電位の電源電圧依存性を示す特性図である。

AMP1:第1の増幅回路、

AMP2:第2の均幅回路、

B:比较回路,


E: 基準電位発生回路、

QC1、QC2:メモリセル、


QD1, QD2: ダミーメモリセル、

代理人并理士 三 好 保 男 即前

特開昭62-76098 (フ)




第一図




第 2 図

炼 5 図

特開昭62-76098 (8)



第3 慰



第 4 図

(43) 8.4.1987 (11) 62-76098 (A)

SENSE AMPLIFIER CIRCUIT

Appl. No. 60-217111 (22) 30.9.1985 (21)

TOSHIBA CORP (72) YUJI SHIMAMUNE (73)

(51) Int. CI*. G11C17/00

PURPOSE: To form a sense amplifier circuit having high operating margins generating circuit generating a comparison reference potential and providing by providing plural dummy cell circuits in parallel with a reference potential a write means for writing a required electrically on at least any of the dummy memory cells.

ISTITUTION: Two dummy memory cells QD1, QD2 are provided to a reference potential generating circuit E, a path transistor (TR) QND3 is connected in in series with the other dummy memory cell QD2, and the two dummy cell circuits la, 1b constituted above are provided in parallel. A path TR QW2 is turned on by applying a high voltage Vpp to a control signal line DPGM connected to its gate to apply a required voltage to the dummy cell circuits la, 1b, The electric write means on the dummy memory cells QDI, QD2 is series with the dummy memory cell QD1 and a path TR QND4 is connected constituted by the path TR QW2. CONSTITUTION:

